prt fu

PROG:

-1-

88-106989 AN

- SEMICONDUCTOR MEMORY DEVICE TI

HITACHI LTD; (247Ø864) HITACHI MICRO COMPUT ENG LTD - (2000510) PA

- KOYAMA, HIDEAKI; SAEKI, MITSUHIRO IN

J631Ø6989, JP 63-1Ø6989 - 88.05.12 PN

86JP-2517Ø8, 61-2517Ø8 AP - 86.1Ø.24

SECT. P, SECTION NO. 761; VOL. 12, NO. 354, PG. 112. - 88.09.22 SO


- G11C-Ø11/34 IC

- 45.2 (INFORMATION PROCESSING--Memory Units); 42.2 (ELECTRONICS--Solid JC State Components).

- PURPOSE: To clear all of the data at high speed, by constituting a shift AB register or a data register in a memory cell array with a flip-flop capable of being set/reset, and enabling all of the bits of the register to be reset or set simultaneously by a control signal. CONSTITUTION: The shift register 8 is constituted of the flip-flops capable of being reset simultaneously by the control signal supplied from the outside. After all of the bits of the shift register 8 are reset by the control signal RES, the data of the shift register 8 are transferred comprehensively to memory cell rows selected by a row address decoder 3. Afterwards, the data of the shift register 8 are transferred to all of the memory cell rows changing row addresses one by one. In such way, it is possible to clear all of the data in the memory cell array in a short

SS 2 /C? USER:

time.



SEC 007024

10 特許出題公開

⊕ 公開特許公報(A) 昭63-106989

⑤Int,CI,*
G 11 C 11/34

超別記号

庁内整理番号 K-8522-5B ❷公開 昭和63年(1988)5月12日

零査請求 未請求 発明の数 1 (全5頁)

公発明の名称 半導体記憶装置

銀神 夏昭61-251708

会出 网 昭61(1986)10月24日

母兒 明 者 小 山 英 昭

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

愈出 顋 人 株式会社日立製作所

東京都千代田区神田敦河台4丁目6番地

日立マイクロコンピユ ータエンジニアリング 東京都小平市上水本町1479番地

株式会社

36代 理 人 弁理士 小川 勝男

外1名

, . .

1. 発明の名称

和出 西人

本电体配位模型

2. 特許提求の電響

- 1. ランダム・アクセス・ボートとシリアル・ボートとを考えた平原体記憶装置において、シリアル・ボート側に受けられ、メモリセルアレイの一行分のデータを保持可能なレジスタを、セットもしくはリセットの会ピットを開発に基づいて上記レジスタの会ピットを開発にセットもしくはリセットできるように構成してなることを特徴とする平穏は記憶装置。
- 2. 上記レジスタのセットもしくはリセットを推 示する上記制物信号を入力する専用のコントロール値子が設けられてなることを特徴とする特許額 求の賃貸賃1項記載の学専体記憶賃買。
- 3. 上記レジスタのセットもしくはリセットを指示する上記別数信号は、外部から供給される複数の信号の組み合わせに基づいて形成されるように

されてなることを特定とする特許技术の範囲第 1 項記載の平写体記憶装置。

3. 是明の評価な説明

【産業上の利用分野】

この発明は、単端体記位技術をらには単端体記 位数数におけるデータのクリア方式に適用して特 に有効な技術に関し、何えばランダム・アクセス・ ポートとシリアル・ポートとを有するデュアル・ ポート・メモリに利用して有効な技術に関する。 【健康の技術】

CRT表示模様のような表示模様を増えたシステムにおいては、システムを最初にスタートをせると言などに、開発データを格納するフレームパッファ内のデータをクリアする必要がある。使って、RAM(ランダム・アクセス・メモリ)を使ってフレーム・パッファを構成した場合には、全ピットにいちいちデータを書き込んで中らなければならない。

一方、近年、資金メモリに適したメモリとして、 デュアル・ボート・メモリが種々提供されている。 これらのデュアル・ポート・メモリの中には、 【後】日立製作所観デュアル・ポート・メモリH M53462のように、シリアル出力ピンの他に シリアル入力ピンを有するものがある。

シリアル入力ピンを有するデュアル・ポート・メモリでは、そのシリアル入力ピンからデータの書き込みが行えるため、ランダム・アクセスによるデータ存込みでクリアを行う場合に比べてかなり高速なクリア動作が可能である。

一方、シリアル入力ピンを有しないデュアル・ポート・メモリであっても、データ・レジスタを有するものにおいては、ランダム・アクセス・ポートから1行分のセルをクリア(存込みによるクリア)しておいてから、この行のデータをデータ・レジスタに促送した後、これをメモリセルアレイのすべての行に次々と報道してやることで比較的遠く全国クリアを行うことができる(日底マグロウヒル社発行「日底エレクトロニクス」1985年5月20日号、No.389、第198页~第219頁番周)。

レジスタを、セット、リセット可能なフリップフロップで構成し、外部から供給される制御信号によりレジスタの全ピットを同時にリセットもしくはセットできるようにするものである。

(作用)

上記した手段によれば、データの普込みもしく はシリアル包達を行うことなく一番してレジスタ への初間データの設定を行えるようになって、メ モリセルアレイ内の全データのクリアの高速化を 図るという上記書的を達成することができる。 【実施例】

第1世には、本発明をデュアル・ポート・メモ リに選用した場合の一実施何が示されている。

特に対象されないが、関中一点収益人で聞まれたも四郎プロックは単結品シリコン基礎のような 一個の平球体チップ上において形成される。

同間において、1 は、何えば1024×256 ビットのようなマトリックスに得成されたメモリ セルアレイで、このメモリセルアレイ1はアドレ スパッファ2を介してアドレスマルチプレス方式 [発明が解決しようとする問題点]

しかしながら、シリアル入力ピンを打するデュアル・ポート・メモリにおいては、各行ごとにデータを入れてやる必要があるためシリアル保護の分だけクリアが遅くなる。

また、データ・レジスタを有するデュアル・ポート・メモリにおいては、最初の1行分のセルのクリア(存込み)にかなり時間を要するという問題でがある。

この見切の目的は、メモリセルアレイ内のデータのクリアが高速で行えるようなデュアル・ポート・メモリを提供することにある。

この見明の角記ならびにそのほかの目的と新規な特徴については、本明編件の記述および設別例 編から明らかになるであろう。

【問題点を解決するための手段】

本版において関示される元明のうち代表的なものの概要を表明すれば、下記のとおりである。

すなわち、メモリセルアレイの一行分のデータ を集神可能なシフト・レジスタもしくはデータ・

で取り込まれるアドレス信号によってランダム・ アクセス可能に構成されている。

すなわち、外部から供給される制御信号RAS に共産してアドレスパッファ 2 に取り込まれた行 アドレスは、行アドレス・デコーダ 3 に供給され でデコードされ、また、制御信号 CASに同席し て取り込まれた列アドレスは、ガアドレス・デコ ーダ4 に供給されてデコードされる。

そして、行アドレス・デコーダ3により選択されたワード値と、列アドレス・デコーダ4にのの 選択を取り、列アドレス・デコーダ4にのの 選択を配置するメモリセルが選択される。制御は、の ではかいイレベルにされている彼出し時にプライン ではなれたメモリセルのデータがセンスア、出てア がはまれた。ランダム・アクはアンカバスリー があって特徴をれ、ラングータスは子での がなっているを込み時には、選択をれたメリセルにおいるを込み時には、選択をれたがある。 リセルに対し、そのときパラケルデータンスアンプラを 介して存む込まれる。

また、シリアル・ボートからの彼出し時には、 行アドレス・デコーダ3によって選択されたメモ リセル行のデータが読み出されてシフト・レジス タ8にパラレルに促送され、シリアル・クロック SCに問題してシリアル出力増予8Doより外部 へ出力される。

しかして、この実施例では、上記並一変列表表

用のシフト・レジスタ8がセット、リセット可能 なフリップフロップで構成されており、これらの フリップフロップは外部から収拾される制算信号 RESによって同時にリセット(もしくはセット) 可能にまれている。

使って、上記前等は今まをちによってシフト・レジスタ8の全ピットをリセットしてから、行アドレス・デコーダ3によって選択されたメモリセル行に対して、シフト・レジスタ8のデータを一般して包達をせる。その後、次々と行アドレスを変えながら全メモリセル行に対してシフト・レジスタ8からメモリセルアレイ1へのデータの保護のみで全メモリセルアレイのデータの大力が全く不要となる。そのため、短時間でメモリセルアレイの全データを"0"もしくは、"1"にクリアすることができるようになる。

なお、上記実施例におけるメモリセルアレイ 1 とシフト・レジスタ 8 との間のデータの報送は、

例えば外部から供給されるデータ観遊祭器信号DTによって倒御される。この場合、データ観遊祭 製信号DTの入力場子と広力コントロール用の製 器信号OEの入力場子とを使用することが可能で ある。

関係に、シリアルデータの入力増予SDIと出力増予SDoとを禁用をせることもできる。また、その場合、外部からシリアル入力とシリアル出力の切換人を招合するための制製信号SOEを供給してやるようにしてやればよい。

上記実施例のメモリには、外部から供給される 各種制物信号RAS。CAS、OE。甲BやSO となどに基づいて、内部のデコーダる。4 中シフ トレジスタなどへ供給するタイミング信号を形成 するタイミングジェネレータ9 が設けられている。

なお、上記実施例では、シリアル・ボート側に シフト・レジスタ8を設けたものについて観明し たが、シフト・レジスタ8の代わりにメモリセル アレイ1から彼み出されたデータを保持するデー タ・レジスタと、このデータ・レジスタに保持さ れたデータを取水選択して出力させるセレクタを 設けた構成にしてもよい。その場合、データ・レ ジスタをセットもしくはリセット可能なフリップ フロップで構成し、外部からの制御信号RESで リセットもしくはセットをせるようにすればよい。

また、上記実施例ではシフト・レジスタ8がメモリセルアレイ1に直給されているが、シフト・レジスタ8とメモリセルアレイ1との間に保護ゲートを設けるようにしてもよい。シフト・レジスタの代わりにデータ・レジスタを設けた場合も同様である。

を与に、上記実施例では、シフト・レジスタ8 をリセットもしくはセットさせる制御信号RES を外部がら与えるようにしているが、他の制御信号 号(例えばRASとCAS)の組合せによって、 内部のタイミング・ジェネレータ9でシフト・レ ジスタ8をリセットもしくはセットさせる信号を 形成するようにしてもよい。このようにすれば、 デュアルボート・メモリに高速データクリアも を持たせるたのの専用の娘子をわざわざ取ける 要がない。

また、上記レジスタのセットもしくはリセットを提示する知知の争を、外部から供給される複数の信号の総合せに基づいて形成させるようにしたので、新たに選子を増設することなく一折してレジスタの初間改定が行えるという作用により、パッケージを大型化させずに高途クリア機能を実現

すなわち、ランダム・アクセス・ポートとシリアル・ポートとを個えた平穏体記憶装置において、データの存込みもしくはシリアル保道を行うことなく一括してレジスタへの初頭データの設定を行えるようになり、これによって、メモリ内の全データのクリアが高速で行えるようになる。

4、 関節の簡単な説明

第1間は本元明をデュアル・ポート・メモリに 適用した場合の一実施例を示すプロック例である。 1……メモリセルアレイ、2……アドレスパッ ファ、3……行アドレス・デコーダ、4……列 アドレス・デコーダ、5……センスアンプ、6 ……ランダム・アクセス入出力パッファ、7… ・パラレルデータ入出力超子、8……レジスタ (シフト・レジスタ)、9……タイミング・ジェネレータ。

化现人 旁孢士 小川野男



することができるという効果がある。

以上本見明者によってなされた見明を実施例に はづき具体的に説明したが、本発明は上記実施例 に確定されるものではなく、その要件を連載しない。例えばシフト・レジスタ8の代わりにデータ・ レジスタを設けるようにしたデュアル・ポート・ メモリにおいては、データ・レジスタを256 イピットのような構成にするとともに、4本のシ リアル人出力値子を設けるようにしてもよい。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である課金 メモリに舒適なデュアル・ボート・メモリに適用 したものについて説明したが、この発明はそれに 設定されず、放出し書込み可能なメモリー般に利用できる。

【発明の効果】

本概において買示される見明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

SEC 007028

第 1 图

